

光纤通道仲裁环 L 端口的设计与实现

朱治宇,何 春,宗竹林
(电子科技大学 电子科技研究院,四川 成都 610054)

摘 要: 光纤通道(Fiber Channel)是下一代航空电子系统互联的首选标准. 在充分理解 FC-FS,FC-AE,FC-AL 协议的基础上,基于现场可编程逻辑门阵列(FPGA)提出了一种仲裁环 L 端口的总体设计思路,实现了仲裁环网的基本功能.

关键词: 光纤通道;仲裁环;航空电子环境;公平接入算法

中图分类号: TN919

文献标识码: A

文章编号: 1000-7180(2011)06-0184-04

Design and Implementation of Fibre Channel L-Port in Arbitrated Loop

ZHU Zhi-yu, HE Chun, ZONG Zhu-lin

(Research Institute of Electronic Science and Technology, UESTC, Chengdu 610054, China)

Abstract: Fibre Channel is the preferred standard of next generation of network protocol in avionics environment. Based on the research of FC-FS, FC-AE, FC-AL protocol, a implementation method of L-Port is proposed in this paper.

Key words: fibre channel; arbitrated loop; avionics environment

1 引言

随着信息技术的发展,现代电子战争对新一代军用航空电子系统性能提出了更高的要求,传统的 MIL-STD-1553 等航电总线已经远远不能满足现代先进综合航空电子系统大数据量,低延迟,高可靠性的要求. 光纤通道(Fiber Channel)作为一种成熟的商业化网络协议,在存储区域网 SAN(Storage Area Network)领域内有着广泛的应用. 由于其具有大吞吐量,极低延迟,高可靠性以及优秀的可扩展性,被美国军方选定为组建下一代军用航空电子系统主干网的最佳方案. 光纤通道仲裁环定义了一种增强型端口,即 L 端口. L 端口通过仲裁机制获取仲裁环的使用权. 仲裁环拓扑支持多点通信,而且不需要交换机,为非关键区域的互联提供了一种低成本解决方案. 在我国,尚无成熟的光纤通道产品面世,因此研究相关设备具有重要价值.

2 光纤通道简介

2.1 光纤通道协议层

与 OSI 标准七层协议模型类似,光纤通道协议共分为五层(图 1),其中:FC-0 层规定了物理层的传输介质和基于光和电收发装置;FC-1 层为传输协议,定义了底层传输,8b/10b 编解码和传输字的检错;FC-2 层为帧与信令协议,该层是光纤通道的核心层,定义了帧格式,序列与交换管理规则;FC-3 层尚未作出完整定义,预留此层作为公共服务层;FC-4 层定义了一系列与上层协议(ULP)的映射,使其既支持网络协议,也支持通道协议.

2.2 光纤通道标准帧格式

光纤通道的标准帧格式如图 2 所示,其中 SOF 为起始界定符,SOF 后的 24 个字节为帧头信息,内部包含了帧的类型(TYPE),源地址(S_ID),目的地址(D_ID),帧控帧控制(F_CTL)信息,帧头最后 4




图 1 光纤通道协议层

个字节为参数域 (Parameter)，根据不同的上层应用,参数域的含义也不同. 帧头后为有效载荷区,为光纤通道传输的数据段,数据段大小从 0 到 2112 字节可变,其中可以添加可选帧头,包括网络帧头,联合帧头,设备帧头. 有效载荷字节数必须是 4 的整数倍,若不是,则需要在有效载荷后添加填充字节来满足条件,CRC 区域为循环冗余校验码,用于帧内容的检错,EOF 为结束界定符.




图 2 光纤通道帧格式

2.3 光纤通道拓扑结构

光纤通道支持 3 种网络拓扑结构:点对点,仲裁环和交换式结构. 如图 3~图 5 所示.

点对点拓扑是直接将两个端口(N 端口)连接起来,这种拓扑结构连接方式简单,性能稳定可靠,但是只能建立两个节点之间的简单连接.




图 3 点对点拓扑

仲裁环拓扑是将 L 端口的接收端与相邻端口的发送端连成一个物理上的单向环,任意两个节点之间都有逻辑上的双向通路,各个节点通过公平算法(fairness algorithm)共享环路带宽.

交换式结构通过交换机连接各个节点,最多支持 1 600 万个节点的寻址. 交换机内部采用无阻塞式的交叉开关矩阵实现向各个端口的切换,交换机上的端口(F 端口)与其他节点相连,实现数据的无




图 4 仲裁环拓扑




图 5 交换式拓扑

阻塞式转发.

在存储区域网和航空电子系统中,一般会根据实际需要同时使用以上三种拓扑结构,组建混合拓扑的网络.

3 L 端口的设计实现

3.1 L 端口总体结构

从总体上看,L 端口的协议处理需要软件和硬件协同完成,软件部分完成复杂的协议管理功能,硬件部分负责帧级别以下的管理. 整个 L 端口采用 SoPC 的思想,FC-0,FC-1 和 FC-2 的部分功能采用硬件实现,FC-2 层序列和交换级别以上的管理功能使用软件方式在 PowerPC 平台下实现,本文只关注硬件部分的实现. 其中 L 端口 FC-0 层为 2 Gb/s 的高速收发接口,FC-1 层和 FC-2 层为收发通道逻辑,整体结构如图 6 所示,主要划分为发送通道,接收通道,环端口状态机几个模块.

3.2 FC-1 层收发通道设计

FC-1 层接收通道按功能分为 8b/10b 解码,8 bit 数据转 32 bit 数据解复用和无效字的检测,解复用时必须检测 K28.5 这个传输字符,进行字对齐,确保 32 bit 数据排列的正确性. 基于 8b/10b 解码器的复杂性和高速系统的可靠性考虑,如果直接进行 10 bit 数据解码,解码器工作频率要在 200 MHz 以上,可靠性较低,为了降低频率,调用两个解码器组成 20 bit 并行解码,频率可降为原来的一半. FC-1 层发送模块与接收模块功能相反.




图6 L端口整体结构

3.3 FC-2 层收发通道的设计

FC-2 层信号由 FC2 层核心时钟 $\text{clk_FC2}(53.125 \text{ MHz})$ 控制,通过接口寄存器与 PowerPC 处理器 PLB 总线连接,接口寄存器内加入串行环回测试,并行环回测试,环端口状态机强制跳转,无效 CRC 码生成四个可测试性设计接口,方便后续调试。

FC-2 层接收通道主要解决帧缓存的管理问题: FC1 层接收上来的数据,经过有序集检测模块,区分出原语信号,原语序列和帧,根据检测结果将帧存入帧缓存内。接收通道结构如图 7 所示。




图7 FC-2层接收通道结构

有序集判断模块需要实时地检测接收到的 32bit 数据和 k 码标志位,判断是否为帧界定符 (SOF, EOF),原语信号,原语序列。为了支持不同类型的上层应用,有序集判断模块支持 1~6 类所有服务等级的帧界定符检测。帧界定符之间的数据存入帧缓存,原语信号和原语序列的判断结果传到环端口状态机,维持链路的激活,进行端口仲裁和链路失效恢复。

CRC 校验模块对输入数据进行 CRC 码生成,根据帧头和数据产生 CRC 校验码,与数据后接的 CRC 校验码比较,若 CRC 码相等,说明数据无误,若不相等,则说明帧内含有错误,将 CRC 错误寄存在接收状态寄存器堆内报告给上层设备。光纤通道

中循环冗余校验采用 CRC32 编码方式,编码多项式如下:

$$G(X) = X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$$

CRC 码生成中引入可测试性设计,通过使能端控制生成错误的 CRC 码。

接收控制模块的主要功能是计算数据写入缓存的地址,通过寄存器堆报告每一帧的状态。本设计中采用双端口 SRAM 作为帧缓存,接收通道和发送通道个使用 8 个帧缓存,每个缓存 2KB,每帧的缓存起始地址固定,方便上层软件控制读取。写入缓存方式与 FIFO 类似,先进先出,从 buffer0 到 buffer7 循环写入和读出。

FC-2 层发送通道完成帧、原语信号、原语序列的发送。发送规则如下:

(1)原语序列发送的优先级最高。环端口状态机在初始化状态时,开始初始化选择主机之前,只能发送原语序列,其他时刻根据需要发送各种原语信号和帧。

(2)帧之间至少间隔 6 个 Idle 或原语信号,原语信号之间、原语信号与帧之间至少间隔 2 个 Idle。

FC-2 层发送通道结构如图 8 所示,发送控制模块根据寄存器堆的帧发送请求,完成组帧功能,CRC 编码,EOF 极性修正,发送间隔控制,流量控制模块提供原语信号的发送接口,端口状态机提供原语序列的发送接口。




图8 FC-2层发送通道结构

3.4 环端口状态机的设计

作为 L 端口的核心模块,环端口状态机是否正常跳转决定了整个 L 端口是否能够正常赢得仲裁,传输数据帧。

仲裁环基于端口地址提供对优先级支持的仲裁机制,每个端口的环地址都代表着一个优先级,地址的值越大优先级越低,00H 优先级最高。优先级不同的端口之间的仲裁过程如下:

(1)首先,一个端口用 $\text{ARB}(\text{val})$ 取代接收到的

Idle 并发送出去;

(2)在此原语返回发送端之前,若有优先级更低的端口收到了这个原语并希望仲裁环路,则用自己的地址和这个原语的最后两个字节进行比较,因为自己的优先级低,所以自己不能仲裁到环的使用权,只能转发这个原语;

(3)当优先级更高的端口接收到这个原语并且自己也希望仲裁环路,因为自己优先级更高,所以它用自己的地址来取代原语中的最后两个字节并发送出去;

(4)当这个原语回到最初的发送端后,通过检查最后两个字节,发现已经变化,说明有更高优先级的端口也要仲裁环路,因此该端口转发该原语.若最初发送的原语未经过任何变动返回到最初的发送端,则此端口赢得了环路的使用权,即可以发送数据帧.

如图 9 所示,L 端口上电启动时,环端口状态机进入初始化状态,此时等待初始化控制器完成各个端口的地址协商,当端口获取到有效的仲裁环物理地址(AL_PA),进入监听状态,上层发出传输请求后,进入仲裁状态,收到返回的原语后,进入赢得仲裁状态,发送一个 OPN 原语,传输数据的两个端口分别进入主动打开状态和被动打开状态后,开始数据帧的传输,数据传输完毕后以一个 CLS 原语信号结束本次传输,端口进入发送了 CLS 状态和接收了 CLS 状态,最后回到监听状态释放环路使用权.另外,转换状态用于处理同一个 L 端口请求与多个 L 端口通信的情形,通过引入此状态,可以避免重复多次请求仲裁.传统 N 端口状态用来兼容点对点 and 交换式拓扑.




图 9 LPSM 状态转移图

根据状态转移表,环端口状态机的外部控制接

口分配总结如表 1 所示.


表 1 环端口状态机外部控制

L 端口内部请求	
REQ_ARB	L 端口请求仲裁
REQ_OPN	请求开启另一个 L 端口
REQ_CLS	请求关闭另一个 L 端口
REQ_LPB	请求端口旁路
REQ_LPE	请求端口使能
接收到的原语	
ARB(val)	仲裁原语信号
OPNyx	开启原语信号
CLS	关闭原语信号
LPByx	端口旁路原语序列
LPEyx	端口使能原语序列


4 仿真与分析

本文给出在 modelsim 下软件仿真结果.在本设计的测试平台(testbench)中,调用三个 L 端口的硬件逻辑,实现最小的仲裁环拓扑的互联,测试中完成最基本的仲裁流程和帧的传输过程,在此给出发送端波形.

仿真波形如图 10(a)和图 10(b)所示,经过解码和解复用转换为 32 bit 数据以方便观察,图中 3 组信号分别为时钟信号,32bit 数据信号和 k 码标志位.



(a) 端口仲裁的仿真波形



(b) 数据传输的仿真波形

图 10 仿真波形

L 端口先请求仲裁,其自身的 AL_PA 为 BC,所以发送 ARB 原语(BC94BCBC),经过一段时间后,L 端口收到自己发送的 ARB 原语,赢得仲裁,然后发送 OPN 原语开启端口(图 10(a)).传输了一个大小为 256 字节的数据帧以后通过 CLS 原语(BC85B5B5)关闭端口(图 10(b)),所有端口都回到监听状态,发送 Idle 原语(BC95B5B5).测试结果符合原协议要求. (下转第 192 页)

当中,发挥了其方便,灵活和功能强大的特点.

参考文献:

- [1] Wiatr K, Jamro E. Implementation of image data convolutions operations in FPGA reconfigurable structures for real-time vision systems[C]// International IEEE Conference on Information Technology; Coding and Computing, Nevada; IEEE Computer Society, 2000:152-157.
- [2] Benedetti A, Prati A, Scarabottolo N. Image convolution on FPGAs; the implementation of a multi-FPGA FIFO structure[C]// Proceedings of the 24th Euromicro Conference, Vesteras, Sweden; IEEE, 1998.
- [3] Cardells-Tormo F, Molinet P. Area-efficient 2-D shift-variant convolvers for FPGA-based digital image processing[J]. IEEE Trans Circuits Syst II: Exp Briefs, 2006, 53(2):105-109.
- [4] Mohammad K, Agaian S. Efficient FPGA implementation of convolution[J]. IEEE International Conference on SMC 2009. San Antonio, Tx; IEEE, 2009: 3478

-3483.

- [5] Zhang Hui, Xia Mingxin, Hu Guangshu. A multiwindow partial buffering scheme for FPGA-Based 2-D Convolvers[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2007, 54(2):200-204.
- [6] Bosi B, Bois G, Savaria Y. Reconfigurable pipelined 2-D convolvers for fast digital signal processing[J]. IEEE Trans Very Large Scale Integr (VLSI) Syst, 1999, 7(3):229-308.

作者简介:

朱学亮 男, (1985-), 硕士研究生. 研究方向为专用集成电路与系统设计.

柴志雷 男, (1975-), 博士, 副教授. 研究方向为嵌入式及实时系统.

钟传杰 男, (1959-), 博士, 教授. 研究方向为半导体器件与专用集成电路设计.

张平 男, (1954-), 工程师. 研究方向为嵌入式系统产品设计与开发.

(上接第 187 页)

5 结束语

以上是光纤通道仲裁环 L 端口的设计思路, 并给出了 L 端口基本功能的仿真结果, 在 Xilinx 公司的 Virtex-4 FPGA 下实现了仲裁环 L 端口的硬件功能. 经测试, 该设计能够正常进行数据帧的传输和底层的错误恢复.

参考文献:

- [1] ANSI INCITS. Fibre Channel: Framing and Signaling [S]. ANSI, 2003.
- [2] ANSI INCITS. Fibre Channel: Arbitrated Loop [S]. ANSI, 1999.
- [3] ANSI INCITS. Fibre Channel: Avionics Environment [S]. ANSI, 2002.

- [4] 王春红, 王世奎. 基于 Vxworks 的 FC-IP 驱动程序的实现[J]. 微电子学与计算机, 2007, 24(6):109-112.

- [5] 赵文波, 周煦林, 黄士坦. Fiber Channel 协议中 CRC 编码的硬件实现[J]. 微电子学与计算机, 2007(05):90-92.

- [6] 余胜生, 赵玉峰, 周敬利. Fibre Channel 主机适配器的研究与设计[J]. 小型微型计算机系统, 2002, 23(6):663-666.

- [7] 胡祺豪, 闫娟娟, 郑铮. 基于仲裁环的光纤通道性能分析[J]. 航空电子技术, 2008, 12, 39(4):15-22.

作者简介:

朱治宇 男, (1986-), 硕士研究生. 研究方向为通信与信息系统.